단일 Bus 구조

• Bus : CPU, RAM, I/O 장치 간 데이터가 전송되는 통로

  • Data Bus, Address Bus

• 하나의 시스템 버스에 여러가지 모듈이 연결

  

  • CPU, Memory, I/O의 속도가 비슷했던 초창기에 발생
  • CPU, Memory, I/O의 속도 격차 증가 → 병목 현상 발생

Bottlenect (병목현상)

• 같은 버스에 연결된 디바이스들 사이의 속도 차이로 발생

• CPU > Memory >> I/O로 속도의 격차가 커짐

• 빠른 디바이스가 처리하는 양만큼을 느린 디바이스가 처리하지 못함

  • 전체 시스템 속도는 느린 디바이스의 속도로 제한됨

• 속도비교

  CPU > 메모리 > 디스크(SSD > HDD) > 네트워크 > 기타 I/O 장치(CD, Keyboard)

계층적 버스 구조

• 세분화된 버스 채용

  • CPU Local Bus, Memory Bus, PCI Bus.

• 이중 버스

  

  • CPU와 I/O 속도 격차로 인한 병목 현상 해결하고자 함
  • 빠른 CPU와 메모리는 시스템 버스에 연결
  • I/O 장치는 I/O버스에 연결
  • CPU, Memory 안에서도 버스로 구성되어 있다.

Basic HW Mechanisms

• Event Handling Mechanisms
  • Interrupt
  • Trap
• I/O Device Basic Concpet
• I/O 처리 기법
  • Polling
  • Direct Memory Access (DMA)
• I/O Device Access 기법
  • I/O Instruction
  • Memory Mapped I/O

이벤트 처리 기법 : Interrupt

• 비동기적 이벤트를 처리하기 위한 기법
  • 시스템 외부 또는 내부에서 발생하는 이벤트
  • 현재 실행 중인 작업을 중단하고 특정 작업을 처리하도록 CPU에 신호
  • 네트워크 패킷 도착, I/O 요청
• Interrupt 처리 순서
  1. Interrupt Disable
  2. 현재 실행상태 저장
  3. ISR ( interrupt Service Routine) 으로 점프
     • 사전에 정의된 처리 방식
     • ISR은 짧아야한다. (다른 Interrupt도 처리해야함)
     • 간단한 작업만 처리, 복잡한 작업은 다른 프로세스에서 처리
  4. 저장한 실행 상태 (State)를 복원
  5. 인터럽트로 중단된 지점부터 다시 시작